Δ-Σ ADC模数转换器抗混叠滤波器组件选择

　　，滤波器结构通常由两个滤波路径组成：一个差分滤波器(源自两个滤波器ILCDIFF 的组合);和一个共模滤波器(源自一个滤波器电阻 RFILTER 和共模电容器 CCM 的组合)。这如图 1 所示。

　　[注意：如果您有一个单端输入，其中AINN 是接地参考，则滤波器将由 RFILTER 和 CCM 组成。但是，设计指南将与下面描述的 差分 滤波器的设计指南相同。]

　　对于每个问题，ADS124S08 (24 位、12 通道、4kSPS Δ-Σ ADC)将用作示例数据转换器，以帮助说明如何将这些设计原则付诸实践。

　　抗混叠滤波器的目的是将频率内容保持在 ADC 调制器频率 (fMOD) 或附近，使其不再混叠回传通带，因为这些频率不会被数字滤波器本身拒绝。因此，请设置差分滤波器的 3dB 截止频率 fC-DIFF，使其比 fMOD 低 10 到 100 倍。这将分别导致 fMOD 周围出现 20dB 至40dB 的频率抑制。所需的抑制量取决于系统的设计目标。如果您想了解有关抗混叠滤波器基础知识的更多信息，以及您应该关注调制器频率混叠的原因。

　　在图 1 所示的系统中单位矢量，滤波电阻器也用作电流限制器。因此，该电阻器的尺寸可限制最大引脚输入电流 (IMAX)，如 ADC 的绝对最大额定值表所示豹品淘官网。要确定此电阻上允许的压降，您需要在系统输入 (VOV) 上看到预期过压条件以及 ADC 集成(VESD) 的接通电压。然后，您可以使用以下公式来求解电阻器值 RFILTER：

　　如果您假设 AVDD = 5V，并且预期的最大过压条件 VOV 为 20V，那么您现在可以获得确定 RFILTER 最小阻值所需的全部信息：

　　请注意，在给定系统参数的情况下，这是电阻器可用于限制进入 ADC 引脚的电流的绝对最小值。妥善做法是在计算电阻器阻值时，允许过压条件和最大电流有一定的裕量电气传动。这可确保提供更强大的保护电路，以适应任何潜在的系统变化。例如、您可以假设 VOV 的容差为 10%，IMAX 的容差为 30%：

　　由于您已经确定了滤波器截止值和电阻器阻值，因此可以使用以下公式来确定差分滤波器 CDIFF 的电容器容值：

　　然后选择共模电容器 CCM，使其比 CDIFF 小 10 到 20 倍，这样：

　　给定之前确定的 RFILTER 和 fC-DIFF 值后，您可以按如下所示计算电容器值：

　　文章出处：【微信号：得捷电子DigiKey，微信公众号：得捷电子DigiKey】欢迎添加关注！文章转载请注明出处汽车。

　　输入生成 24 位值。CS5361 采用五阶多位Delta Sigma调制器以及数字过滤和抽取，无需配备外部抗混叠

　　想用AD9467进行射频信号的欠采样处理，如何设计前端的调理电路来保证其

　　我想用AD9467进行射频信号的欠采样处理，如何设计前端的调理电路来保证其

　　和阻抗匹配呢？前端射频信号是500MHz±5MHz的信号，经过500±6MHz的带通

　　的设计 /

　　的延时原理主要与其内部的采样和保持电路、比较器、计数器等有关。以下是一般的

　　） /

　　)介绍 /

　　驱动器获取20 V p-p信号 /

　　为数字量，方便MCU进行处理组合行星齿轮系。下面以CW32L083为例介绍CW系列的

　　）时要考虑的两个重要因素。为了充分理解这些，必须在一定程度上理解量子化和奈奎斯特准则等概念旋塞阀。分辨率和采样率可能是

　　。它使计算机能够形成物理世界属性的表示。根据要采样的信号类型，可以使用多种